中国工程院院士许居衍：迎接可重构芯片浪潮|纪念集成电路发明60周年

(公共编号:)2018年10月11日，纪念集成电路发明者60周年学术会议在北京清华大学召开。中国科学院院士王阳元、中国工程院院士许居衍、清华大学教授魏少军等国内半导体行业顶尖专家在会议上公开发表报告和演说。

其中，中国工程院院士许居衍主题《庆祝重建芯片浪潮》的演讲总结分析了集成电路60年前的发展和摩尔法则背后没有被广泛认识的深刻意义，未来发展了国内外芯片行业未来的发展趋势。对演讲内容进行了不改变意图的编辑、整理和简化。许居衍院士:冯诺曼电脑实质上是用二进制数字密切相关操作者的数据和继续执行的程序，我们现在用硅的CMOS支持这些二进制代码，由于密切相关的特征及其进展过程，也被称为硅冯范式。硅冯模式现在遇到了很多困难，严格来说应该已经退出了，但我们现在还不能停止。

我们在更换冯诺依曼的构造方面进行了很多探索，现在最受欢迎的是量子计算，但量子的相互培养是世纪27个根本问题之一，现在我们不能计算毫秒级的倒数。另外，量子计算现在的容错率只有99.9%，传统的硅芯片为99.99999999%，硅冯模式需要很长时间。

以下从几个方面说明摩尔法则为什么推进CMOS变革是最重要的。最近，我新看了摩尔法则的发展路线图。摩尔法则的最本质问题是低于成本的部件构建(倍增)法则。

现在大家都很奇怪，总是关心这条线，总是想沿着这条线发展。实质上摩尔最优秀的不在这里。我今天说的所有内容，摩尔在50年前预测过，但我们很少注意到这些问题。

例如，摩尔多次提到通过功能设计和结构变化，可以将大型系统切割成各种设备。这不是现在的重建思想吗？另外，摩尔自己已经说过，指数水平的快速增长不可能总有一天会持续下去，所以必须更好地研究摩尔当时预见的问题。从尺寸数据来看，90nm节点的物理网格长度为25nm，32nm节点的网格长度为24nm，沿着这条线下降，节点给物理网格长度带来的收益更小，人们被迫用于FinFET站立晶体管网格。节点超过22nm时，可仔细观察的物理网格长度为23.7nm(P槽)至27nm(N槽)，14nm节点的物理网格长度为23.7nm(P槽)至23nm(N槽)，未来5nm以下节点的物理网格长度可能稍大。

这个说明的问题是，现在我们扩大的工艺节点实质上没有扩大半导体最重要的有源区的部分源溢出的问题。左图中，我划了两条红线。

第一条红线上的部分是节点=栅栏长的阶段，我称之为多快节约的图形，两条红线之间的部分是节点栅栏长的阶段，此时人们通过材料和晶体管结构的改良构筑等效微缩，我称之为收益增加的图形。再往后走，就进入了被称为不可思议的图形阶段。在这个阶段，摩尔法则的原始说明已经出现了歧义和水解，根据公司的不同口号和标准也不同。

Intel说自己确实是等比图形，晶体管的密度可以超过前代的n倍，台积电只有0.58N倍，GLOBAL对FOUNDRIES更糟糕，只有0.4N倍。在这个谁是哥哥谁算了的情况下，也有人戏称摩尔法则是人类性欲的法则。28nm节点后，摩尔法则已经无法改善成本，GLOBAL的FOUNDRIES被称为我们长期不趋势有用，前几天宣布解散7nm的研究开发比赛。(记录:GF退出7nm和以前的工艺开发:前端工艺过于烧钱，以后沉迷于14nm)现在的大问题是，晶体管的利用率下降，经济性逐渐减少或丧失。

2005年，英特尔制作了1000个核处理器的样品，但核心激增不会给编程和电源管理带来问题。在目前的处理器中，只有9%的晶体管在满负荷工作，其他晶体管不是睡就是睡觉。在半导体制造业中，目前世界上只剩下三家公司:英特尔、三星和台积电，截至2018年3月，65nm和杨家的技术仍占世界晶元总产量的43%(48%晶元工厂的生产能力)，占初始设计的约85%。

从行业指导来看，互联网从1990年到1998年仍然希望保持摩尔法则的步伐。2015年，英特尔明确提出了摩尔法则2.0的概念，但此时的英特尔法则已经失去了行业指导力，英特尔自身也越来越困难。

之后，IEEE内部被命名为重新开始计算的组织，明确提出了以系统为指导代替摩尔法则的集成电路发展构想，即从芯片构筑变为系统集成，从晶体管图形变为功能传递，从内部直接变为外部传感器连接，从同一构筑变为异一构筑。从历史规律来看，集成电路的摩尔法则不是第一，而是获得指数快速增长的计算模式的第五模式。每当一种模式失去动力，另一种模式就不会加快步伐。

从这个角度来说，摩尔法则只是过客，之后我们还没有进入第六个模式。从IP寿命来看，晶体管数量的快速增长在204X年基本结束，IP寿命通过。

现在的行业不应该纠缠摩尔法则这条线，而应该研究摩尔在1965年洞察了什么，忘记了Moore，了Grove，明确了将来应该有什么样的转折点。为什么半导体技术现在进入了非常失望的阶段？投入的成本更低，但收益越来越低，半导体产业已经进入无效繁荣时代。在这种情况下，经常出现开源硬件和可重构硬件两个概念。个人指出，在可重建的硬件领域，魏少军教授明确提出的软件定义芯片优于DAPA的软件定义硬件。

目前，可重建的浪潮已经转移到许多不同的视野中。其中之一是中国计算机明确提出的FISC功能指令集，即在计算机中构建许多大型功能模块，哪些专用计算能力必须调用适当的功能。

国内现在可重建硬件的代表是清华大学Thinker可重建AI芯片和南大RASP可重建芯片。其中Thinker设计了2个16*16矩阵rPE单元，在65nm工艺下构建了5TOPs/W的高性能。

南大RASP将信号处理中的25个算法归纳为6个粗粒度异构rPE单元，与TMS320C672多核DSP相比，综合性能提高了10倍。更重要的是，可重建芯片的创造性空间非常大。

与传统的CPU源代码-编译器-继续执行的操作者流程相比，可以重建芯片用于硬件说明语言，通过硬件综合和分解配置集，构建硬件重建的硬件编程。另外，可重建的硬件和传统的冯诺依曼硬件可以产生很多不同的人群。

例如，rPE单元可以成同一组，规模可以大也可以小，粒度可以细，rPE单元本身也可以重建。当然，正因为如此，可重建的硬件尚未构成统一标准。

在物联网的浪潮下，由于动态、异质、链接、安全隐私等特性，低功耗、接近便宜、可前端、协议多、模块多、软加密的物联网芯片是必不可少的。可见，物理芯片与实际市场需求的差距将更大，实际市场需求将鼓舞创造力。

今后10年，cSoC(定制SoC)时代将向rSoC(可重建SoC)时代转移。原始文章允许禁止发布。下一篇文章发表了注意事项。

本文来源：澳门电子游戏正规网站-www.tjjunnuo.com